Rekrutacja na specjalność Przetwarzanie brzegowe
Zapraszamy na studia magisterskie na specjalności Przetwarzanie brzegowe, którą współtworzymy z Intelem: Rekrutacja. Wspólnie z życzliwą kadrą dydaktyczną poznasz najnowsze technologie z pogranicza AI i elektroniki, weźmiesz udział w zajęciach prowadzonych przez inżynierów z branży IT, zrealizujesz ciekawe projekty wdrożeniowe oraz pracę dyplomową we współpracy z programistami z gdańskiego oddziału Intela. Więcej na temat specjalności: Przetwarzanie brzegowe.
Szymon Szczęsny dnia 21.01.2024 0:03
Pracownia Nurocybernetyki i Inżynierii Mikrosystemów
Ruszyła strona Pracowni Neurocybernetyki i Inżynierii Mikrosystemów, której kadrę stanowią pracownicy z naszego zespołu. Pracownia jest miejscem, w którym realizowane są interdyscyplinarne projekty badawcze. Obecnie realizujemy 3 granty w tematyce: modelowania elementów wykonawczych robotyki miękkiej, zastosowania metod AI do wczesnej diagnostyki jaskry oraz zaawansowanych metod przedkrzemowego projektowania układów cyfrowych. Bardzo cieszy nas fakt, że wykonawcami w grantach - oprócz pracowników Uczelni - są także nasi Studenci. Zachęcamy do odwiedzenia strony pracowni, gdzie opisano realizowane projekty. Zapraszamy również do naukowej współpracy zwłaszcza w takich obszarach jak neurocybernetyka, mikroelektronika, AI czy bezpieczeństwo sprzętowe.
Szymon Szczęsny dnia 01.12.2023 8:47
Grant Intel Labs
W ostatnich dniach udało się nam sfinalizować umowę z Intel Labs na realizację grantu "Pre-Silicon Design and Verification at PUT". Jest to największy projekt realizowany do tej pory przez Politechnikę Poznańską we współpracy z firmą Intel. W ramach grantu kształceni będą przyszli inżynierowie VLSI. Pierwsze kursy dla naszych Studentów wystartują w październiku 2024 r. Natomiast już na wiosnę 2024 r. zapraszamy Was na warsztaty w tematyce "RTL to GDS synthesis". Ciekawią Ciebie tematy związane z układami scalonymi, technologiami CMOS i akceleratorami obliczeń? Śledź naszą stronę. Już niebawem zaczniemy umieszczać na niej pierwsze materiały szkoleniowe.
Szymon Szczęsny dnia 25.09.2023 18:25
Interdyscyplinarny Grant Rektora
Miło nam poinformować o naszej wygranej w konkursie na Interdyscyplinarne Granty Rektora Politechniki Poznańskiej. Tytuł nagrodzonego projektu: „Rozwój metod wytwarzania i modelowania zintegrowanych siłowników miękkich wykonanych z wykorzystaniem DEAP oraz MRE”. Grant dotyczy analizy elementów wykonawczych robotyki miękkiej („soft robotics”). W badaniach wykorzystywane są inteligentne materiały używane m.in. do produkcji sztucznych mięśni oraz metody sztucznej inteligencji do modelowania i diagnozowania uszkodzeń w procesie produkcji siłowników. Projekt realizowany jest przez trzy wydziały Politechniki Poznańskiej: Wydział Informatyki i Telekomunikacji, Wydział Automatyki, Robotyki i Elektrotechniki oraz Wydział Technologii Chemicznej.
Szymon Szczęsny dnia 05.04.2023 16:27
Modern heterogeneous computer architecture covers issues related to various architectures of modern computers. It discusses the topic of open solutions such as RISC-V, Litex and refers to the topic of computational acceleration related to GPU and NPU. The topic of RTL implementation is related to the description of digital circuits using hardware description languages, it refers to pipeline processing and parallel processing. Memory subsystems refers to various types of memory used in modern computer systems and embedded systems. It presents the structure of memories and how they work, memory division according to voltage, assembly method, etc. The topic I/O and interconnect fabrics in the context of System on Chips (SoCs) and System in Package (SiP) concerns communication between various systems - those built into the integrated circuit and those mounted on the PCB. It covers various communication interface standards.
The Embedded Systems Hardware Design Intel FPGA Architectures laboratories are related to building SoCs for prototype boards based on Intel FPGA devices. The laboratories are divided into two parts. One of them concerns the DE10-Lite prototype board for which a simple SoC is being built using a RISC-V processor and LEDs. The second one concerns the DE0 Nano Soc board, in this case the HPS is used, which consists of a dual-core ARM processor located in an FPGA system to which the IP Core supporting LEDs is connected. The second part also covers building a Linux system for the DE0 Nano SoC board and IP Core programming using the C language in Linux.
Marek Kropidłowski 15.05.2024 23:03
